Задачи: реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog; разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС; работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4; написание тестбенчей и документации к своим разработкам; участие в код-ревью; развитие и рефакторинг уже написанных модулей.
Образование:
Высшее образование — бакалавриат
Контакты:
Для просмотра контактов необходимо авторизоваться на сайте.
