Задачи: Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog; Разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС; Работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4; Написание тестбенчей и документации к своим разработкам; Участие в код-ревью; Развитие и рефакторинг уже написанных модулей.
Образование:
Высшее-специалитет, магистратура
Опыт:
1
Контакты:
Для просмотра контактов необходимо авторизоваться на сайте.
